2016-12-17 15:59:19 | 人围观 | 评论:
例：试在ISP Synario开发环境下，用ispLSI1016设计一个具有异步清零、同步保持的8421码计数的1000进制加法计数器。
解：根据要求，画出1000进制计数器的顶层电路原理图，1000进制由底层的三个十进制计数器组成。十进制计数器用ABEL―HDL语言描述。设clk→时钟输入，clr→异步清零输入，c_h→计数/保持输入。q3、q2、q1、q0 →计数器的输出信号。
十进制计数器ABEL―HDL语言描述：
为检查输入语句是否正确，编写测试矢量进行语法检查，逻辑化简，逻辑编译等操作。
测试矢量ABEL语言如下：
最后经仿真软件后的波形如图：
正确后经器件管脚锁定，将设地输入下载至ispLSI1016中。
全站搜索