你的位置： 首页 > 通信技术 > 嵌入式系统

LPC2000系列ARM A/D转换器

2016-10-24 13:09:27 | 人围观 | 评论:

     特性
     LPC2114/2124具有一个AD转换器，LPC2200系列具有两个AD转换器，它们具有如下特性：
     10位逐次逼近式模式转换器；
     测量范围：0～3.3V；
     10位转换事件>=2.44us；
     可设置AD转换触发方式；
     具有掉电模式。
     A/D转换器描述
     A/D转换器的基本时钟由VPB时钟提供。可编程分频器可将时钟调整至逐步逼近转换所需的4.5MHz（最大）。如要要得到10位精度的结果，需要11个A/D转换时钟。
     A/D转换器的参考电压来自V3A和VSSA引脚。
     A/D转换器描述
     A/D引脚描述
     A/D转换器内部结构
     A/D转换器寄存器描述
     A/D转换器寄存器描述
     ――控制寄存器

     CLKDIV：将VPB时钟（PCLK）进行分频，得到AD转换时钟。分频后的时钟必须小于或等于4.5MHz。通常将CLKDIV编程为允许的最小值，以获得4.5MHz或稍低于4.5MHz的时钟。
     A/D转换器时钟 ＝ PCLK / ( CLKDIV + 1)
     BURST：BURST/软件方式控制。当该位为0时，选择软件方式启动AD转换，需要11个时钟才能完成。当该位为1时，选择BURST(突发)模式启动AD转换，所需时钟数由CLK字段控制。
     BURST模式下，对所有在SEL字段中置1的位对应的输入端进行转换，首先转换的是最低有效位。然后是更高的位。如此周而复始，直至该位清零。

     CLKS：控制BURST模式下每次转换需要使用的时钟数和所得ADDR转换结果的LS位中可确保精度的位的数目，CLKS可在11个时钟（10位）～4个时钟（3位）之间选择：000=11个时钟/10位，001=10个时钟/9位，…111=4个时钟/3位。
     PDN：控制AD部件是否工作。
     1:A/D转换器处于正常工作模式； 0:A/D转换器处于掉电模式；
     TEST1:0：器件测试控制位。
     00:正常模式；01:数字测试模式；
     10:DAC测试模式； 11:一次转换测试模式；
     START：该字段用于控制AD转换的启动方式，该字段只有在BURST为0时有效。
     000:不启动； 001:立即启动转换；
     010:P0.16引脚出现预置的电平时，启动AD转换。以下值也具有相同特性；
     011:P0.22引脚； 100:MAT0.1引脚； 101:MAT0.3引脚；110:MAT1.0引脚； 111:MAT1.1引脚；
     EDGE：当START字段的值为010～111时，该位的设置有效。
     0:在所选CAP/MAT信号的下降沿启动转换
     1:在所选CAP/MAT信号的上升沿启动转换
     A/D转换器寄存器描述
     ――数据寄存器

     V/VddA：当DONE位为1时，该字段包含对SEL字段选中的Ain脚的转换结果，为一个二进制数。
     转换结果为0时，表示Ain引脚电平小于、等于或接近于VSSA。为0x3FF时，表示Ain引脚电平等于、大于或接近于VddA。输入电压计算公式为：
     Vin = 结果×(VSSA / 0x3FF)
     0：这些位读出时为0。它们允许连续A/D值的累加，而不需要屏蔽处理，使得至少有256个值不会溢出到CHN字段。
     CHN：该字段包含的是LS位的转换通道。
     OVERUN：在BURST模式下，如果在转换产生最低位之前，以前转换的结果丢失或被覆盖，该位将置位。读ADDR寄存器时，该位清零。
     DONE：AD转换完成标志位。当AD转换结束时该位置位。在读取ADDR或ADCR被写入时，该位清零。如果在转换过程中，设置了ADCR，那么该位将置位，并启动一次新的转换。
     使用A/D转换器的注意要点
     AD转换器的时钟不能大于4.5MHz；
     使用MAT引脚触发AD转换启动时，相应的MAT信号不必输出到引脚。使用MAT引脚触发的方法，可以实现AD转换定时启动；
     BURST模式下，每次转换结束后立即开始下一路的转换，所以BURST模式具有最高的效率；
     软件模式下，SEL字段中只能有一位置位，如果多位置位，将使用最低有效位。
     A/D转换器操作示例
     A/D转换器操作示例




标签：